C-5_基於FPGA硬體加速之臉部辨識
|
ATP課程資料庫 模組名稱 |
基於FPGA硬體加速之臉部辨識 |
|
教材模組 教學目標 |
本模組介紹模型加速之基本觀念，利用量化(Quantization)技術將整體模型縮小。FPGA採用PYNQ-Z2開發板，該模組將臉部辨識模型實做在FPGA板上，透過攝影機輸入圖片至FPGA，該圖片經過設計之AI加速器，回傳模型輸出值，以此來達成即時臉部辨識之應用。透過該模組，學生可以習得軟硬體整合之技術，以及將深度學習模型實做在硬體之經驗。 |
|
教材模組時數 |
12 小時 |
|
教材模組 課程大綱 |
單元1 : Face Detection (3小時) 單元2 : Model Compression (3小時) 單元3 : Hardware Acceleration (3小時) 單元4 : Face Detection based on FPGA (3小時) |
|
可分享教材模組內容說明 |
單元1 : 介紹臉部辨識傳統技術以及深度學習模型。 單元2 : 介紹模型壓縮技術，如量化(Quantization)、稀疏(Sparsity)。 單元3 : 介紹硬體加速技術，如Output Stationary、Systolic Array。 單元4 : 實作臉部辨識加速模型，並將其實作在FPGA上。 |
|
所需實作平臺配備與經費需求預估(以模組教學實作所需基本軟、硬體平臺估算) |
以一組三人評估： 設備費(單價超過1萬元)：桌上型電腦：30,000元 / 1台。 |
|
聯盟/示範教學實驗室可提供之訓練與技術支援 (含實驗示範影片) |
|
|
聯絡窗口 |
負責教師：國立臺灣科技大學電子工程系阮聖彰教授 專責助理：林翰祥、劉浩伍 聯絡電話：(02)2733-3141#6840 |
