A-5硬體安全及晶片供應鏈安全防護設計
教材模組 教學目標
隨著製程的不斷進步，半導體產業鏈的分工越來越精細，電子產品中的晶片從設計、驗證、製造、封裝、測試到組裝為產品，每一步很可能都由產業鏈上不同公司負責。這樣的精細分工，雖然能提升電子產品設計/製造的效率，卻也同時升高了電子產品製造供應鏈中的安全性威脅。
本模組將針對潛藏在全球化電子產品供應鏈中可能的安全性威脅進行說明，並提出對應的偵測、防護措施，讓學生能深入了解常見的硬體安全威脅，以及晶片供應鏈安全防護設計的方式。本課程將涵蓋理論與實務，除了包括高安全性、高可信度硬體的設計及設計自動化技術，並將透過一系列的實驗，讓修課學生透過FPGA實現常見的硬體安全威脅及防護機制，並從中學習到相關的電腦輔助設計工具之操作。
教材模組 時數
12小時 (時間包含課堂活動與學生動手做實驗）
教材模組 課程大綱
單元1：Reliable IC Design and Fabrication with Global Electronics Supply Chain (3小時)
單元2：IC Attacks (3小時)
單元3：IC Protection in various ways (3小時)
單元4：實驗課程— PUF Design on FPGA(3小時)
可分享教材模組內容
單元1：此單元以晶片及硬體之供應鏈層次的資安議題簡介為主，內容將涵蓋電子產品的設計與製造過程，全球化的電子產品供應鏈現狀說明，以及供應鏈間所面臨於安全性與可信度之威脅及影響，以及常見的保護手法，以提供於晶片及硬體之供應鏈層次資安議題的基本認知。
單元2：此單元介紹詳細的IC/IP攻擊手法，內容將包含在晶片及硬體之供應鏈不同階段中的攻擊模型、攻擊方法、攻擊目標、以及攻擊所造成的影響等方面進行詳細解說。具體而言，我們將詳談IC偽造、IC詐騙、旁通道攻擊、逆向工程、過量生產、硬體木馬等主題。
單元3：此單元針對單元二所提到的IC/IP攻擊手法，探討過去研究中所提出的偵測及防禦方法，內容將包含被動式防禦設計及主動式防禦行為，包含浮水印、指紋、戳記、物理反複製技術、邏輯上鎖等主題。
單元4：在此實驗模組中，學生將透過撰寫Verilog硬體語言實作出Arbiter PUF、Butterfly PUF、Ring oscillator PUF等不同的PUF電路，並透過模擬方式觀察PUF電路之結構特性。之後，學生將實作出來的PUF燒錄於不同的FPGA實體中，並進行challenge/response訊號之觀察與統計，以理解PUF在不同FPGA實體上會有不同行為表現的特性，同時觀測結果並思考如何進行精進PUF以提升保護力。
所需實作平台配備與經費需求預估(以模組教學實作所需基本軟、硬體平台估算)
1.可連網的電腦或筆記型電腦
2.EGO_XA7口袋式FPGA數位類比混合實驗平台 (每套約NTD $5,100.-)
聯盟／示範教學實驗室可提供之訓練與技術支援（含實驗示範影片）
1. 課堂投影片教材、實驗投影片教材。
2. 辦理種子教師培訓營：1場次，時數6小時
3. 聯盟網址：https://reurl.cc/Qjxzl9
4. ATP課程資料庫官網：http://atp.ee.ncku.edu.tw/
聯絡窗口
負責教師：國立中央大學 電機工程學系 陳聿廣 助理教授
專責助理：國立中央大學 電機工程學系 李孟臻 助理
聯絡電話：03-4227151#34578
聯絡信箱：yvettelee@ncu.edu.tw
