A-4_晶片及硬體之邏輯暨架構層次的資安防護設計
ATP課程資料庫 模組名稱 |
晶片及硬體之邏輯暨架構層次的資安防護設計 |
教材模組 教學目標 |
本模組強調用於 AIoT 系統之晶片及硬體資安防護設計及相關自動化技術介紹,尤其著重在邏輯層次暨架構層次的資安防護設計。在課程內容中,我們介紹積體電路設計階段所牽涉的硬體防護設計的基礎概念,包括硬體漏洞、硬體木馬以及硬體混淆等概念。 |
教材模組時數 |
9 小時 |
教材模組 課程大綱 |
單元 1:Hardware Vulnerabilities (3 小時) (1) Basics of Hardware Vulnerabilities (2) Vulnerabilities in Modern Processors 單元 2:Hardware Obfuscation (3 小時) (1) Vulnerabilities in Hardware Supply Chain (2) RTL Obfuscation (3) Layout Obfuscation (4) FSM-Based Hardware Obfuscation 單元 3:Hardware Trojans (3 小時) (1) Basics of Hardware Trojans (2) Hardware Trojan Detection (3) Countermeasures Against Hardware Trojans |
可分享教材模組內容說明 |
單元 1:Hardware Vulnerabilities
單元 2:Hardware Obfuscation
單元 3:Hardware Trojans
|
所需實作平臺配備與經費需求預估(以模組教學實作所需基本軟、硬體平臺估算) |
本課程之實作,包括:C/C++ 程式設計及數位電路設計。 有關數位電路設計,可以Verilog進行模擬分析或以 FPGA 進行實作。 若以 FPGA 進行實作,每個 FPGA 單價約數千元。 |
聯盟/示範教學實驗室可提供之訓練與技術支援 (含實驗示範影片) |
|
聯絡窗口 |
負責教師:中原大學電子工程學系黃世旭教授 聯絡電話:(03) 2654611 聯絡信箱:shhuang@cycu.edu.tw |