A-4晶片及硬體之邏輯暨架構層次的資安防護設計
教材模組 教學目標
近幾年 Intel 處理器的 Meltdown、Spectre 等設計漏洞，晶片與硬體與之安全防護已逐漸受到產學界的重視。台灣為全球硬體製造重鎮，且晶片設計能量強大，更需密切注意晶片與硬體之資訊安全防護。
本模組強調用於 AIoT 系統之晶片及硬體資安防護設計及相關自動化技術介紹，尤其著重在邏輯層次 (logic level) 暨架構層次 (architecture level) 的資安防護設計。
在課程內容中，我們會介紹積體電路設計階段所牽涉的硬體防護設計議題，並設計相對應的實作題目(硬體設計或設計自動化軟體開發)，強化修課同學對問題的瞭解與執行實作的能力。
教材模組 時數
12小時(時間包含課堂活動與學生動手做實驗)
教材模組 課程大綱
單元 1：Hardware Vulnerabilities (3 小時)
- Basics of Hardware Vulnerabilities
- Vulnerabilities in Modern Processors
單元 2：Logic Encryption (3 小時)
- Basics of Logic Locking
- SAT Attack
單元 3：Hardware Obfuscation (3 小時)
- Gate Camouflaging-Based Obfuscation
- FSM-Based Hardware Obfuscation
單元 4：Hardware Trojans (3 小時)
- Basics of Hardware Trojans
Hardware Trojan Detection & Prevention
可分享教材模組內容
單元 1：介紹晶片及硬體邏輯暨架構層次設計可能的安全漏洞，引領學生思考資安體防護設計之設計準則
單元 2：介紹多種電路加密技術，並分析這些加密技術對抵禦SAT attack的能力
單元 3：介紹硬體混淆設計之技術原理，以應用於開發更安全的晶片及硬體設計
單元 4：介紹硬體木馬之可能存在形式，進而探討硬體木馬之偵測與預防方式
所需實作平台配備與經費需求預估(以模組教學實作所需基本軟、硬體平台估算)
本課程之實作，包括：C/C++ 程式設計及數位電路設計。
有關數位電路設計，可以Verilog進行模擬分析或以 FPGA 進行實作。
若以 FPGA 進行實作，每個 FPGA 單價約數千元。
聯盟／示範教學實驗室可提供之訓練與技術支援（含實驗示範影片）
1. 課程投影片、實驗教材 (包括實驗題目、參考解答)。
2. 辦理種子教師培訓營：1場次，時數：6小時
3. 聯盟網址：https://reurl.cc/Qjxzl9
4. ATP課程資料庫官網：http://atp.ee.ncku.edu.tw/
聯絡窗口
負責教師：中原大學電子工程學系黃世旭教授
專責助理：高勗宥
聯絡電話：(03)265-4634
黃老師信箱：shhuang@cycu.edu.tw
